Lade Inhalt...

Entwurf eines Pattern-Generators in Form eines Bitmustergenerators

Studienarbeit 2009 21 Seiten

Informatik - Programmierung

Leseprobe

INHALTSVERZEICHNIS

1 Einleitung

2 Funktioneller Entwurf und Simulation
2.1 Schematischer Aufbau
2.2 Modul Clock-Select
2.2.1 Entwurf
2.2.2 Simulation
2.3 Modul Clock-DutyCycle
2.3.1 Entwurf
2.3.2 Simulation
2.4 Modul Signalgenerator
2.4.1 Entwurf
2.4.2 Simulation
2.5 Modul Signal-Operation
2.5.1 Entwurf
2.5.2 Simulation
2.6 Modul Pattern-Generator
2.6.1 Aufbau
2.6.2 Simulation

3 Auswahl eines geeigneten Schaltkreises

4 Anhang
4.1 AHDL-Quellcode
4.1.1 ClockDevider
4.1.2 ClockModulator
4.1.3 MUX18
4.2 VHDL-Quellcode
4.2.1 ClockDevider
4.2.2 ClockModulator
4.2.3 MUX18

5 Quellennachweis
5.1 Internet

ABBILDUNGSVERZEICHNIS

Abbildung 1: Testmuster in der Videotechnik

Abbildung 2: schematische Darstelleung eines Signalgenerators

Abbildung 3: Symbol des Signalgenerators

Abbildung 4: schematischer Aufbau des Pattern-Generators

Abbildung 5: schematischer Aufbau des Modules Clock-Select

Abbildung 6: Simulation des Modules Clock-Select

Abbildung 7: schematischer Aufbau des Modules Clock-DutyCycle

Abbildung 8: Simulation des Modules Clock-DutyCycle

Abbildung 9: schematischer Aufbau des Modules Signalgenerator

Abbildung 10: Simulation des Modules Signalgenerator

Abbildung 11: schematischer Aufbau des Modules Signal-Operation

Abbildung 12: Simulation des Modules Signal-Generator

Abbildung 13: schematischer Aufbau des Modules Pattern-Generator

Abbildung 14: Simulation des Modules Pattern-Generator

TABELLENVERZEICHNIS

Tabelle 1: Schaltkreisauswahl Altera MAX3000A-Familie

1 EINLEITUNG

Oft ist es notwendig technische Geräte mit mehr oder weniger zufällig erzeugten Testmustern zu prüfen. Um solche Testmuster in den verschiedensten Situationen und Varianten möglichst schnell und zuverlässig erzeugen zu können, werden Pattern-Generatoren (englisch: Bitmustergenerator, Fl ä chenmustergenerator) eingesetzt. Diese Geräte erzeugen mit Hilfe eines Oszillators ein entsprechendes Taktsignal, welches vom Benutzer in seiner Frequenz und in seinem Tastverhältnis moduliert werden kann. Desweiteren ist es möglich, verschiedene Signale miteinander durch logische Operationen zu verknüpfen und somit das Testmuster noch weiter auszubauen.

Ein Einsatzgebiet der Pattern-Generatoren ist beispielweise die Videotechnik. Hier wird mit Hilfe eines Flächenmustergenerators ein Testbild erzeugt (siehe Abbildung 1), um so den Anzeigebereich des Bildschirms oder Projektors zu vermessen und zu analysieren.

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 1: Testmuster in der Videotechnik

Im Rahmen der Lehrveranstaltung Rechnergestützter Schaltkreisentwurf - AHDL gilt es einen PatternGenerator in Form eines Bitmustergenerators zu entwerfen, zu simulieren und einen geeigneten Schaltkreis für das Projekt auszuwählen. Als Entwurfs- und Simulationswerkzeug soll dabei das Programm Altera Max + plus II in der Version 10.2 dienen.

2 FUNKTIONELLER ENTWURF UND SIMULATION

2.1 Schematischer Aufbau

Zur Erzeugung eines Testmusters wird ein Signalgenerator benötigt, mit dessen Hilfe der Systemtakt Clock moduliert und als neuer Takt Signal ausgegeben werden kann. Es wird dabei ein Systemtakt von 330 MHz verwendet. Dieser kann durch das Modul Clock-Select und das Eingangssignal Select auf 165 MHz reduziert werden:

Select = 0 → 330 MHz

Select = 1 → 165 MHz.

Das Modul Clock-DutyCycle dient dazu das Tastverhältnis des Taktes zu modulieren. Hierfür wird das Eingangssignal Modulation benutzt. Das Tastverhältnis kann von 10% bis 100% in Schritten von 10% eingestellt werden. Durch diese Modulation reduziert sich der Ausgangstakt jedoch um 50%.

Ebenso ist es möglich das Taktsignal in seiner Phase zu verschieben. Es kann mit Hilfe des Moduls Clock-DutyCiycle und dem Eingangssignal Delay eine Phasenverschiebung von 0% bis 90% in 10%- Schritten erreicht werden.

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 2: schematische Darstellung eines Signalgenerators

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 3: Symbol des Signalgenerators

Das Modul Signalgenerator kann, je nach Funktionsumfang des Pattern-Generators, beliebig oft dupliziert werden, um so dem Benutzer noch mehr Möglichkeiten zur Erstellung eines Testmusters zu bieten. In dieser Belegarbeit wird sich jedoch zu Gunsten des Simulationsumfanges auf zwei Signalgeneratoren beschränkt. Ein Entwurf eines Pattern-Generators mit drei oder mehr Signalgeneratoren wäre jedoch analog zu diesem Beispiel.

Das Modul Signal-Operation und das Eingangssignal Operation erlauben es dem Benutzer die Signale aus den verschiedenen Signaloperatoren mit logischen Operationen zu verknüpfen, um so das Test- Bitmuster komplexer gestalten zu können. Dabei werden die logischen Operationen AND, OR und XOR zur Verfügung gestellt. Auch diese sind beispielhaft gewählt und können problemlos erweitert werden.

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 4: schematischer Aufbau des Pattern-Generators

2.2 Modul Clock-Select

2.2.1 Entwurf

Abbildung 5: schematischer Aufbau des Modules Clock-Select

Abbildung in dieser Leseprobe nicht enthalten

Das Clock-Select -Modul besteht aus den Signaleingängen CLK, welches den Systemtakt darstellt, ClockSelect, mit dem die Auswahl des Taktes stattfindet und Reset_N, ein null-aktives Reset-Signal.

Der 21mux -Block dient dazu, den vom Benutzer gewünschten Takt auf den Ausgang CLKMod zu legen. Die Wahl des Taktes wird dabei mit der Multiplexer-Adressierung ClockSelect getroffen:

ClockSelect = 0 → ClockDevider -Modul wird umgangen → CLKMod = 330 MHz

ClockSelect = 1 → ClockDevider -Modul wird nicht umgangen → CLKMod = 165 MHz.

Der Block ClockDevider wird benutzt, um den Systemtakt von 330 MHz auf 165 MHz zu reduzieren und stellt einen 1-Bit-Zähler dar, welcher in der Hardwarebeschreibungssprache AHDL (siehe Anhang 4.1.1) und VHDL (siehe Anhang 4.2.1) realisiert wurde.

2.2.2 Simulation

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 6: Simulation des Modules Clock-Select

Wie in der Simulation erkennbar ist, bleibt der Ausgangstakt CLKMod solange gleich dem Eingangstakt CLK, wie das Signal ClockSelect „0“ ist. Ändert sich ClockSelect auf „1“, so wird der Ausgangstakt CLKMod um die Hälfte reduziert.

[...]

Details

Seiten
21
Jahr
2009
ISBN (eBook)
9783656388890
ISBN (Buch)
9783656389873
Dateigröße
1.2 MB
Sprache
Deutsch
Katalognummer
v210616
Institution / Hochschule
Ernst-Abbe-Hochschule Jena, ehem. Fachhochschule Jena – Fachbereich für Elektrotechnik und Informationstechnik
Note
1,0
Schlagworte
VHDL AHDL Pattern-Generator Altera Max+Plus II Signalgenerator Clock-DutyCycle Clock-Select Clock-Devider Clock-Modulator MUX18 MAX 3000A EPM3064A

Autor

Teilen

Zurück

Titel: Entwurf eines Pattern-Generators in Form eines Bitmustergenerators