Lade Inhalt...

Grundlagen der Leiterplatten-Baugruppen-Entwicklung und Fertigung

Skript 2009 186 Seiten

Elektrotechnik

Leseprobe

Inhaltsverzeichnis

1. Übersicht
1.1. Hintergründe
1.2. Ziel dieser Vorlesung
1.3. Untergliederung des Lehrstoffes
1.4. Begriffsbestimmungen
1.5. Normen
1.5.1. Sinn und Zweck von Normen
1.5.2. Herausgeber von Normen
1.5.3. einige Normen als Beispiele

2. Entstehung einer Leiterplattenbaugruppe
2.1. Aufgliederung des technischen Ablaufes
2.2. Einflüsse und Wechselwirkungen

3. Technologie der Leiterplatte
3.1. Grundlagen
3.2. Materialien
3.3. Aufbautechniken
3.3.1. einseitige Leiterplatte – Grundlagen Ätztechnik
3.3.2. doppelseitige Leiterplatte – galvanisieren und modifizierte Ätztechnik
3.3.3. Multilayer
3.3.4. Multilayer – spezielle Bauformen und besondere Aspekte
3.3.4.1. Sacklöcher, Buried Vias, Laserstrukturierung
3.3.4.2. Sequentiell aufgebaute Multilayer (SBU), ultradünne Multilayer (UTM) und LASER-Strukturierung
3.3.4.3. Multilayer mit integrierten Wärmeableitschichten
3.3.5. sonstige Leiterplatten(-Sonder)bauformen
3.4. mechanische Bearbeitung: Stanzen, Bohren, Fräsen und Ritzen
3.5. Lackschichten
3.6. metallische Oberflächen bzw. Oberflächenschutz
3.7. Qualitätsaspekte und Leiterplatten-Fehler
3.7.1. Lagenversatz
3.7.2. Bohrprobleme
3.7.3. Kontaktabriss
3.7.4. Orangenhaut
3.7.4. Orangenhaut
3.7.5. Delaminierung
3.7.6. Entnetzung
3.8. Kostenaspekte

4. elektronische Bauteile
4.1. Begriffsbestimmung
4.2. bedrahtete Bauteile
4.3. SMDs („Surface Mounted Devices“) bzw. OMBs („oberflächenmontierte Bauteile“)
4.3.1. Chips in Bauform „MA“
4.3.2. Chips in Bauform „AB“
4.3.3. diskrete Halbleiter in diversen Bauformen
4.3.4. integrierte Schaltungen in diversen Bauformen
4.4. Materialaspekte: Gehäuse und Anschlüsse
4.4.1. Gehäuse
4.4.2. Anschlüsse
4.4.3. Materialprobleme
4.5. Bauteil-Empfindlichkeiten
4.5.1. Mechanik
4.5.2. ESD – Electro Static Discharge
4.5.3. Feuchte

5. Bestücktechnik
5.1. Bauteilbereitstellung
5.2. Handbestückung
5.3. Maschinenbestückung
5.3.1. bedrahtete Bauteile
5.3.2. SMDs
5.3.2.1. Bestückvorbereitung
5.3.2.2. bedrahtete Bauteile und SMDs / einseitig Wellen-Löttechnik
5.3.2.3. bedrahtete Bauteile und SMDs / Reflow- und Wellenlöt-Technik
5.3.2.4. SMDs auf beiden Seiten / beidseitig Reflow-Technik
5.3.3. Pick-and-Place-Prinzip
5.3.3.1 Detail-Unterschiede
5.3.3.2 ortsfeste Leiterplatte
5.3.3.3 Leiterplatte entlang einer Achse bewegt
5.3.3.4 Leiterplatte entlang beider Achsen bewegt
5.4. Sondertechniken

6. Verbindungstechnologie
6.1. Begriffsbestimmung
6.2. Löttechnik
6.2.1. allgemeine Grundlagen
6.2.1.1. Abgrenzung Löten – Schweißen
6.2.1.2. wichtige Lotlegierungen
6.2.1.3. Aufbau der Lötstelle
6.2.1.4. Fähigkeit zum Ausbilden einer Lötstelle – Benetzungseigenschaften
6.2.1.5. Kompatibilität von bleihaltigen und bleifreien Loten und Oberflächen von Bauteilanschlüssen
6.2.1.6. Funktion des Flussmittels
6.2.2. Handlötung
6.2.3. Wellenlöten
6.2.3.1. Grundlageninformationen Welle
6.2.3.2. Lötbilder und Lötfehler Welle
6.2.4. Reflow-Löten
6.2.4.1. Grundlageninformationen Reflow
6.2.4.2. Heißgas-Reflow-Anlagen
6.2.4.3. Vapourphase-Löten
6.2.4.4. Lötbilder und Lötfehler Reflow
6.2.5. „Pin in Paste“
6.2.6. sonstige Löttechniken
6.2.7. Kompatibilität Bauteil – Lötprozess
6.3. Leitklebetechnik
6.4. Schweißen / Bonden
6.5. Einpresstechnik

7. Prüfung
7.1. Begriffsbestimmung Prüfung – Abgleich
7.2. Prüfmethoden
7.2.1. Optische Methoden
7.2.1.1. Sichtprüfung
7.2.1.2. Automatic Optical Inspection (AOI)
7.2.1.3. Röntgenuntersuchung
7.2.2. Elektrische Methoden
7.2.2.1. Moving Probe Tester / Flying Probe Tester
7.2.2.2. In-Circuit-Test = ICT
7.2.2.3. Boundary-Scan
7.2.2.4. Funktions-Test = FUT
7.3. Abgleich

8. Arbeitsorganisation
8.1. Analyse
8.2. Zeitplanung
8.3. Fertigungskonzept
8.4. Typengebundene Werkzeuge
8.5. Daten- bzw. Unterlagenverteilung, Arbeitspläne

9. Leiterplatten-Layout – allgemeine Voraussetzung
9.1. Definition prozessrelevanter Parameter
9.1.1 Feinheit der Struktur
9.1.2 Pad und Bohrung
9.1.2.1 grundlegende Dimensionierung
9.1.2.2 Besonderheiten der Bohrung-Pad-Kombination
9.1.3 Lötstopplack
9.1.4. Kennzeichnungsdruck
9.1.5 Technologische Anforderung als Auswahlkriterium
9.2 Symbol-Bibliothek
9.2.1 Sinn einer Bibliothek, Aufbau & Struktur
9.2.2 Elemente der Bibliothekssymbole
9.2.3. Funktion der Sperrzonen
9.3. bedrahtete Technik (THT)
9.3.1. Block- und Scheiben-Gehäuse, 2-polig
9.3.2. axiale Bauteile, 2-polig
9.3.3. vielpolige Gehäuse
9.3.3.1. Steckverbinder, Schalter u.a. („Electromechanics“)
9.3.3.2. Transistorgehäuse, Ics in runden Metallgehäusen o.ä.
9.3.3.3. Ics in DIL-Gehäusen (Dual-Inline)
9.3.3.4. Leistungshalbleiter mit Kühlkörpern u.ä.
9.4. SMT
9.4.1 Grundlagen
9.4.1.1 SMD in der Lötwelle
9.4.1.2 SMDs beim Reflowlöten
9.4.1.3. Lötstopplackfenster
9.4.1.4 Lotpastenfenster
9.4.2. Layout für Chip-Bauteil (Anschluss-Typ „MA“)
9.4.2.1. Wellen-Löten
9.4.2.2. Reflowlöten (Anschluss-Typ „MA“)
9.4.3. Layout für Chip-Bauteil (Anschluss-Typ „AB“)
9.4.3.1. Wellen-Löten
9.4.3.2. Reflowlöten (Anschluss-Typ „AB“)
9.4.4. Layout für Halbleiter-Gehäuse (Anschluss-Typ „GW“)
9.4.4.1. Wellen-Löten (Anschluss-Typ „GW“)
9.4.4.2. Wellen-Löten – spezielle Aspekte (Anschluss-Typ „GW“)
9.4.4.3. Reflowlöten (Anschluss-Typ „GW“)
9.4.5. Layout für IC-Gehäuse (Anschluss-Typ „JL“) – nur Reflow-Technik
9.4.6 Layout für IC-Gehäuse (Anschluss-Typ „BGA“)
9.4.7 Layout für „Exoten“
9.4.7 schwere / große Bauteile (‚heavy components’):

10. Leiterplatten-Layout – Details
10.1 Festlegung der Eckdaten der zu konstruierenden LP
10.1.1 Kontur und Befestigung
10.1.2 Technologieauswahl
10.1.3 Definition des Aufbaus
10.2. erste Schritte im Layout
10.2.1 Bauteilplatzierung
10.2.2. thermische Aspekte
10.3. Detaillierung des Layouts
10.3.1 Layout
10.3.2 Justierung und Test
10.4 High-Speed-Layout
10.4.1 ideale Leitungen und Anpassung
10.4.2 reale Leitungen auf Leiterplatten
10.4.3 Ausgangs- und Eingangsimpedanzen
10.4.4 Konsequenzen für das Layout
10.5 Abschluss des Themas „Layout“

Literatur und Quellen

Verzeichnis gängiger Abkürzungen

1. Übersicht

1.1. Hintergründe

An der Entstehung einer Leiterplattenbaugruppe sind mehrere Abteilungen einer Firma bzw. mehrere Firmen beteiligt, was im 2. Abschnitt genauer betrachtet werden soll. Unabhängig von der Konstellation gibt es zu den technischen Schwierigkeiten nur zu häufig Kommunikationsprobleme zwischen den Beteiligten. Wie leicht einzusehen ist, kann eine Arbeit nur dann sinnvoll, d.h. mit gutem technischen und wirtschaftlichem Ergebnis ausgeführt werden, wenn der oder die Ausführende zumindest einen Überblick über die aus der eigenen Arbeit resultierenden Konsequenzen für die nachfolgenden Fertigungsschritte hat. Hier muss man aber leider allzu oft deutliche Mängel feststellen.

1.2. Ziel dieser Vorlesung

Aus den zuvor dargestellten Überlegungen resultiert der Ansatz für die Struktur dieser Vorlesung. In den folgenden Kapiteln sollen die Grundzüge der am Entstehungsprozess einer Leiterplattenbaugruppe beteiligten Technologieschritte erläutert werden, wobei der Schwerpunkt auf Standard-Techniken Stand 2008 liegt. Bei spezialisierten Firmen und / oder ohne Berücksichti-gung der Kosten sind auch heute schon weitaus anspruchsvollere Konstruktionen möglich.

Sehr wichtig ist es, die Wechselwirkungen zwischen den verschiedenen Fertigungsschritten zu betrachten. Dabei sollen die folgenden Stichworten eine Art Leitlinie darstellen:

- Darstellung der komplexen Verkettung der Einzelschritte
- Übersicht über die beteiligten Verfahren (Grundlagen)
- Ausrichtung auf ‚gesamtheitliches Denken’
- wirtschaftliches Engineering

Unter dem letzten Stichwort verstehe ich die Brücke zwischen der technischen und der kaufmännischen Welt. Jedem sind die immer wieder aufkommenden Diskussionen um den „Standort Deutschland“ und das Schlagwort „Lohnstückkosten“ bekannt. Nur wenn man sich bereits zu Beginn eines Projektes gründlich Gedanken über die Kostenanteile der ‚Zutaten’ macht bzw. die Wechselwirkung von Technologieauswahl und Kosten angemessen berücksichtigt, kommt man letztlich auch zu einem vermarktbaren Produkt. Ingenieuren wird häufig nachgesagt zu ‚verspielt’ zu sein und zu wenig auf das ‚liebe Geld’ zu achten. Daher werden auch immer wieder Denkanstöße für das Kostendenken gegeben. Eine Kostenoptimierung bis zur letzten Konsequenz dürfte allerdings in den meisten Fällen ein Wunschtraum bleiben, da der dafür notwendige Aufwand nur unter besonderen Randbedingungen realisiert werden kann.

Diese Zusammenstellung kann viele Themen nur streifen und Anregungen vermitteln. Beim Beurteilen von Sachverhalten hilft ein gutes Verständnis grundlegender physikalischer Gesetz-mäßigkeiten ganz erheblich. Wenn man bedenkt, wie verschiedenartig Leiterplattenbaugruppen sein können, dann wird schnell klar, dass es zu solch einem Thema keine „Kochrezepte“ geben kann.

1.3. Untergliederung des Lehrstoffes

Der gesamte Lehrstoff ist in 10 Hauptkapitel mit unterschiedlichem Umfang unterteilt:

Abbildung in dieser Leseprobe nicht enthalten

Dabei sind die kursiv und fett gedruckten 4 Kapitel verhältnismäßig umfangreich. Die Reihenfolge der Kapitel ergibt sich aus der Erkenntnis, dass für ein erfolgreiches Layout die Grundkenntnisse über die sich daraus abzuleitenden Prozessschritte notwendig sind.

1.4. Begriffsbestimmungen

Bisweilen werden die gleichen Begriffe für verschiedene Dinge verwendet. Diese verschiedenen Bezeichnungen sind nicht genormt und ich möchte die üblichen Bezeichnungen hier erläutern und den Gebrauch innerhalb unserer Veranstaltung festlegen:

Tab. 1.1: Begriffe

Abbildung in dieser Leseprobe nicht enthalten

1.5. Normen

1.5.1. Sinn und Zweck von Normen

Zu Beginn des industriellen Zeitalters wurden technische Produkte nach Gutdünken des ‚Machers’ erstellt. Vor rund 100 Jahren erkannte die Industrie wie auch ihre Großkunden, dass man Regeln erstellen musste, so dass verschiedene Firmen vergleichbare Produkte herstellen konnten. Mit der Einführung leistungsfähigerer Maschinen und der Elektrizität ergaben sich auch beträchtliche Gefahren, die durch die Anwendung von Sicherheitsnormen begrenzt werden mussten. Hier mischte sich dann auch der Gesetzgeber in das Geschehen ein. Das war der Beginn der Normung.

Normen wurden im Laufe der Zeit von den verschiedensten Institutionen und Verbänden erstellt und herausgegeben. Es gibt fünf Hauptgründe Normen zu erstellen:

a.)

Vereinheitlichung

(Festlegung technischer Daten um gleiche Produkte von verschiedenen Herstellern herstellen lassen bzw. beziehen zu können.)

Bekannteste Vertreter sind die DIN-Normen (z.B. für Schrauben, Muttern, verschiedenste Materialien, Kabel, ).

Im Bereich der Elektronik sind das vor allem JEDEC und EIA für Gehäusebauformen und für Bauteile mit vergleichbaren elektrischen Daten.

Dazu ein Beispiel:

Zu Beginn der Transistortechnik hatten die einzelnen Transistoren nur gemein, dass aus einem Glasröhrchen 3 Beinchen herausragten – mehr nicht. Von Telefunken gab es den TF65, von Valvo den OC71 – aber die waren nur ähnlich. Industrieunterneh-men sind andererseits immer bestrebt, das gleiche Bauteil von mehreren Herstellern beziehen zu können (Liefersicherheit). So begann JEDEC Transistor-Kenndaten zu definieren. Alle wesentlichen Daten eines 2N2222 oder 2N2907 wurden festgelegt, und jetzt konnte man ohne Schaltungsänderung den Transistor gleichen Namens von Texas Instruments, RCA, Philips, Motorola usw. einsetzen.

b.)

Definition technischer Sachverhalte und Darstellungsmethoden

(Ziel ist das gleiche Verständnis für Begriffe und zeichnerische Darstellungen in Dokumentationen und Unterlagen zu gewährleisten)

Im deutschsprachigen Raum waren es zunächst die DIN-Normen, inzwischen sind es Neuveröffentlichungen in Verbindung mit IEC- und ISO-Normen (meist mit identischem Inhalt), die z.B. Auflistungen von Fachbegriffen und deren Definitionen enthalten oder aber die einheitliche Methoden zur Darstellungen in technischen Zeichnungen beschreiben.

c.)

Definition von Mindestanforderungen an Produkte

(Funktion eines Lastenheftes)

Die ältesten Beispiele sind die MIL-Normen und die Normen des FTZ (Fernmelde-technisches Zentralamt der Bundespost), wichtig sind heute VDA-Normen, sofern diese inzwischen nicht in Form von DIN- oder ISO-Normen erscheinen. Diese Normen sind die Basis für viele Lieferverträge. Sie binden zwar den Lieferanten auf der einen Seite, aber sie schaffen auch von vornherein Klarheit und vermeiden

später Auseinandersetzung insbesondere unter dem Aspekt Schadenersatz.

d.)

Definition von Qualitätsmaßstäben

Hier sind vor allem die IPC-Standards für die Elektronik zu nennen, die mit Daten und Bildern Normal- und Grenzwerte von akzeptabler Qualität wie auch Fehler dar-stellen. Derartige Normen sind häufig Vertragsbestandteile zwischen Auftraggeber und Kunden, um eine definierte Basis für die Beurteilung von gelieferten Produkten zu haben.

e.)

Sicherheitsaspekte – Schutz des Anwenders bzw. Käufers

Vom VDE wurde hier viel Normarbeit geleistet. Diese Normen erscheinen heute vielfach in Zusammenarbeit mit DIN. Gegenüber den anderen 3 Gruppen haben eine Reihe dieser Normen sogar Gesetzescharakter, d.h. ein Produkt welches einer Sicherheitsnorm nicht entspricht, darf nicht vermarktet werden.

1.5.2. Herausgeber von Normen

Im Folgenden sollen einige der für unser Fachgebiet wichtigen Normenherausgeber (bzw. deren Vertriebspartner) genannt werden:

Abbildung in dieser Leseprobe nicht enthalten

1.5.3. einige Normen als Beispiele

Allein die große Zahl der Normenersteller lässt eine Vielzahl von Normen vermuten. Inzwischen sind die Nummern der DIN-Normen immerhin schon 6-stellig ! Im Folgenden sollen einige Normen explizit genannt werden, einmal weil es Beispiele für die obige Darstellung sind oder aber weil die eine oder andere Norm uns noch an späterer Stelle begegnen wird.

DIN VDE 0800, Teil 1

Fernmeldetechnik:

Allgemeine Begriffe, Anforderungen und Prüfungen für die Sicherheit der Anlagen und Geräte

DIN VDE 0848, Teil 2

Sicherheit in elektromagnetischen Feldern

Schutz von Personen im Frequenzbereich von 30 kHz bis 300 GHz

DIN ISO 5456

Technische Zeichnungen – Projektionsmethoden

DIN ISO 7083

Technische Zeichnungen; Symbole für Form- und Lagetolerierung; Verhältnisse und Maße

DIN EN 29454, Teil 1

Flussmittel zum Weichlöten

Einteilung und Anforderungen

DIN 41652, Teil 1 = IEC807-1

Steckverbinder für die Einschubtechnik

trapezförmig, runde Kontakte...

Diese Norm geht auf die MIL-C-24308 aus dem Anfang der 60er Jahre zurück und beschreibt die insbesondere in der PC-Welt weit verbreiteten Sub-D-Steckverbinder

DIN EN 60062 = IEC 62

Kennzeichnung von Widerständen und Kondensatoren

Hier werden die hinlänglich bekannten Farbring bzw. –punkt-Codierungen beschrieben.

DIN 60617 = IEC 617

Graphische Symbole für Schaltpläne

In mehreren der Normenteile werden die Schaltsymbole aller gebräuchlichen elektrischen und elektronischen Bauteile zur Erstellung von Schaltplänen definiert.

DIN EN 60950 = IEC 950 = VDE 0805

Sicherheit von Einrichtungen der Informationstechnik

Diese Norm stellt eine ganz wesentliche Informationsquelle für einzuhaltende Isolierabstände und Isolierwiderstände sowie Prüfinformationen dar. Alle diejenigen die sich mit an Netzspannung liegenden Geräten oder Spannungen > 50 Volt auseinandersetzen müssen sollten die Vorgaben dieser Norm berücksichtigen.

IPC-4101A

Specification for Base Materials for Rigid and Multilayer Printed Boards

Hieran orientieren sich weltweit die Hersteller der Materialien für Leiterplatten.

ANSI/IPC-A-600E

Acceptability of Printed Boards

Der umfangreichste Standard bezüglich Fertigungsqualität von Roh-Leiterplatten.

IPC-A-610C

Acceptability of Electronic Assemblies

Der umfangreichste Standard bezüglich Fertigungsqualität von bestückten Leiterplatten.

IPC-SM-782A

Surface Mount Design and Land Pattern Standard

Anleitung zur Dimensionierung von Layout-Geometrien für die verschiedenen Bauteil-Gehäuse

2. Entstehung einer Leiterplattenbaugruppe

2.1. Aufgliederung des technischen Ablaufes

An der Entstehung einer Leiterplattenbaugruppe sind grob betrachtet 7 Abteilungen, Bereiche oder Firmen beteiligt:

- Produktmanagement o.ä. (Geräteidee)
- Schaltungslayouter (Definition der elektronischen Schaltung)
- Softwareentwicklung
- Konstruktion
- Leiterplattenhersteller
- Leiterplattenbestücker
- Baugruppenprüfer bzw. Baugruppenintegration

Abbildung in dieser Leseprobe nicht enthalten

Abb. 2.1: von der Idee zur Baugruppe

Bei großen Unternehmen sind oft (noch) bis zu 5 dieser einzelnen Funktionsabschnitte innerhalb der einen Firma vorhanden, jedoch fast immer in verschiedenen Abteilungen/Bereichen. Da es in vielen Teilen der Wirtschaft inzwischen einen Trend zum Outsourcen gibt bzw. die Elektronik in viele ‚fremde’ Bereiche eingedrungen ist – bestes Beispiel ist der ständig steigenden Elektronik-Anteil im Automobilbereich – befinden sich mitunter alle aufgezeigten Funktionen in verschiedenen Firmen, oft genug auch geografisch und über Sprachgrenzen weit von einander entfernt – Probleme sind fast unvermeidlich.

Aus der obigen Grafik wird sehr schnell klar, dass die Konstruktion unmittelbare Auswirkungen auf alle nachfolgenden Schritte hat. Aber auch schon bei der Definition der elektronischen Schaltung wird Einfluss auf das Layout der Leiterplatte und dadurch mittelbar auf die weiteren Schritte genommen.

2.2. Einflüsse und Wechselwirkungen

Wie schon im ersten Kapitel dargestellt soll auch immer wieder die wirtschaftliche Seite des Engineerings betrachtet werden. Der Einfachheit halber soll bereits die grobe Struktur des Ablaufs aus dem vorherigen Abschnitt dahingehend untersucht werden.

Bei der Erstellung des Gerätekonzepts, bei der Konzeption der elektronischen Schaltung sowie bei der Ausführung der Konstruktion hängt der Aufwand in erster Linie von den Anforderungen des Projektes und dem Können der Ausführenden ab. Insbesondere der zeitliche Aufwand lässt sich bei Verfügbarkeit guter Hilfsmittel (z.B. EDV-Programme) vermindern. Nur in Ausnahmefällen dürfte die Anzahl der zu bauenden Systeme hier einen Einfluss haben.

Bei der Konstruktion werden aber die entscheidenden Weichen gestellt. Mit der Ausführung einzelner Konstruktionsdetails wird über die Kombination der anzuwendenden Techniken und den Bedarf an (meist teuren) Werkzeugen entschieden. Das Hauptunterscheidungsmerkmal sind alternativ Handarbeit oder Maschinenarbeit, welche oft den Einsatz typengebundener Werkzeuge voraussetzt. Die bei der Konstruktion getroffenen Festlegungen sind später nur noch sehr bedingt revidierbar. In der Gegenüberstellung sieht das so aus:

Tab. 2.1: Hand- bzw. Maschinenarbeit bei der Herstellung von Leiterplatten-Baugruppen

Abbildung in dieser Leseprobe nicht enthalten

Schaut man sich den Gesamtaufwand zur Realisation einer Leiterplattenbaugruppe an, dann stellt dieser sich vereinfacht etwa so dar:

Tab. 2.2: Kostenanteile beim Entstehungs- und Produktionsprozess

Abbildung in dieser Leseprobe nicht enthalten

Daraus folgt, dass die Stückkosten für das gleiche Teil ganz erheblich von der zu fertigenden Stückzahl abhängt. Ein ganz einfaches Beispiel soll dies erläutern:

Für eine Leiterplatte von 10 cm * 10 cm Größe und 4 Kupferlagen wurde ein

Angebot eingeholt und die Kostenanteile aufgeschlüsselt. Dabei ergab sich:

Tab. 2.3: Fix- und Arbeitskosten in Abhängigkeit von der Stückzahl einer Leiterplatte

Abbildung in dieser Leseprobe nicht enthalten

Fixe Kosten sind nur begrenzt beeinflussbar:

- mit guten SW-Hilfsmitteln in der Entwicklung und Konstruktion,
- durch gute Unterlagen ohne Bedarf an Nachbesserung bei den einzelnen Arbeitsvorbereitungsschritten.

In den allermeisten Fällen besteht die Kunst darin, die für eine definierte Baugruppe unter Berücksichtigung aller Randbedingungen optimale Kombination von Einzelprozessschritten zu finden – hier liegt ein erhebliches Einsparpotential. Tendenziell gilt folgende Überlegung:

Tab. 2.4: Bewertung von Aufwendungen in Relation zu Stückzahlen

Abbildung in dieser Leseprobe nicht enthalten

Hier kann dieses Thema jetzt nur gestreift, an anderer Stelle sollen Einzelaspekte dann vertieft werden. Diese Vertiefung bei der Betrachtung der Details ist schon deshalb notwendig, weil sich den prinzipiellen Überlegungen fast immer Sachzwänge überlagern und den Entscheidungsraum eingrenzen.

3. Technologie der Leiterplatte

3.1. Grundlagen

Was bezeichnet man als Leiterplatte ? Weit gefasst ist das ein Isoliermaterial auf welches ein Metall aufgebracht ist, welches nach dem Aufbringen strukturiert wird oder das schon in strukturierter Form aufgebracht wird. Strukturieren heißt, aus einer ganzflächigen Metallisierung eine Leitungsstruktur durch Entfernen von Teilen der Metallisierung erzeugen.

Warum heißt die Leiterplatte auch gedruckte Schaltung ? Zu Beginn der Technik (ca. Mitte der 50er-Jahre) bedruckte man Kunststoff-Platten, die mit einer Kupfer-Schicht überzogen waren, mit einer chemikalien-resistenten Druckfarbe und ätzte dann die ersten Leiterplatten, eben gedruckte Schaltungen. Eine grobe Übersicht gibt Tab. 3.1.

Tab. 3.1: Isoliermaterial / Träger (Substrat):

Abbildung in dieser Leseprobe nicht enthalten

Tab. 3.2: Metallisierungen:

Abbildung in dieser Leseprobe nicht enthalten

3.2. Materialien

Für die Auswahl und den Einsatz von LP-Material gibt es mehrere Kriterien zu beachten – je nach Applikation. Einige der Kriterien sind:

- Kosten
- Temperaturfestigkeit
- HF-Eigenschaften
- mechanische Stabilität (auch hinsichtlich Wärmeausdehnung)
- Prozesskompatibilität
- sonstige technologische Anforderungen

Tab. 3.3 enthält einige Eckdaten (ungefähre Richtwerte) zu Materialtypen für Leiterplatten, wobei die heute erhältliche Vielfalt unter (fast) gleicher Bezeichnung sich aber gar nicht mehr überschaubar darstellen lässt:

Tab. 3.3: Leiterplatten-Trägermaterialien – Übersicht

Abbildung in dieser Leseprobe nicht enthalten

Anmerkungen:

Abbildung in dieser Leseprobe nicht enthalten

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.1:

mechanische Festig-keit der Harzmatrix (analog auch Haft-festigkeit von Kupfer) in Abhängigkeit von der Temperatur für FR4-Material.

Den Wendepunkt der Festigkeitskurve (blau) bezeichnet man auch als Glaspunkt.

(Grafik nach Isola-Unterlagen)

Einige Begriffe sollen noch erläutert werden:

Tg (Glaspunkt):

Diese Temperatur kennzeichnet die Erweichung das Harzsystems (siehe Abb. 3.1). Davon hängt u.a. die Haftfestigkeit des Kupfers und die mechanische Stabilität der Leiterplatte ab. Sie kann kurzzeitig zum Löten über Tg hinaus erwärmt werden, solange nicht die Zerstörung des Harzes einsetzt (siehe TD, T260 usw.).

T D (Decomposition Temperature):

Bei dieser Temperatur verliert die Leiterplatte 5% an Gewicht (siehe Abb. 3.2, Definitionen siehe IEC 60068-2-58 bzw. DIN EN 60068-2-58). Da das Leiterplattenmaterial
allenfalls Spuren von Wasser und keine Lösungsmittel enthält, kann der Verlust nur durch die temperaturbedingte chemische Zersetzung der Harzmatrix des Bindemittels, bei der flüchtige Substanzen entstehen, verursacht werden.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.2:
Gewichtsverlust von LP-Material durch Zersetzung unter Wärmeeinfluss

(aus [3.6])

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.3:

TMA (Thermal Mechanical Analysis) Messung zur Ermittlung der Zeit bis zum Ein-treten von Delamination bei Erwärmung auf 260°C

T 260 , T 288 (Time to Delamination at…)

Zeitspanne, nach der bei Leiterplatten, die einer Temperatur von 260°C (= 500°F) bzw. 288°C (= 550°F) ausgesetzt sind, Delamination eintritt. Delamination ist stets mit einer zumindest partiellen Zerstörung der Harzmatrix des Bindemittels verbunden. Zur
Ermittlung von TD, T260 und T288 werden verschiedene physikalische Messmethoden eingesetzt (DMA = Dynamical Mechanical Analysis, DSC = Differential Scanning
Calorimetry, TMA = Thermal Mechanical Analysis), die aber bei gleichen Material-proben leider z.T. abweichende Ergebnisse liefern.

e r (relative Dielektrizitätskonstante):

Ist , da sich die Leiterplatte aus Harz mit höherem und Gewebe o.ä. mit niedrigerem er zusammensetzt, auch vom speziellen Aufbau abhängig. Dem überlagert sich eine z.T. erhebliche Frequenzabhängigkeit.

Wasseraufnahme:

Bei höherer Wasseraufnahme (besonders Polyimid) kann das aufgenommene Wasser bei heißen Prozessen (Löten) so schnell im Material verdampfen, dass es nicht mehr entweichen kann, sondern das Leiterplattenmaterial durch „lokale Explosionen“ zerstört. Da dieses, insbesondere bei den höheren Löttemperaturen der „Bleifrei-Technik“, kritisch ist, sollten alle mit maschinellen Lötverfahren zu lötenden Leiterplatten in trockenem Zustand – gegebenenfalls nach Trocknung in Trockenöfen – verarbeitet werden.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.4:

Messung der Feuchteaufnahme von FR4-Leiterplattenmaterial bei den
angegebenen Umgebungsbedingungen
(aus [3.6])

CTE (Coefficient of thermal expansion):

Parallel zur Oberfläche der Leiterplatte wird die thermisch bedingte Längenausdehnung durch das eingelagerte Gewebe auf knapp 20 ppm/Grad (= 0,02 µm/mm) begrenzt und unterscheidet sich damit nur wenig vom Wert des Kupfers.

In z-Richtung ist die Ausdehnung wesentlich stärker (vgl. Abb. 3.5) und vergrößert sich oberhalb des Glaspunktes. Dieses kann insbesondere bei den höheren Temperaturen der Bleifrei-Technik zu Problemen an Durchkontaktierungen führen. Diese bestehen aus galvanisch in Bohrungen der Leiterplatte eingebrachten Kupfer-Hülsen. Beim Löten in Lötmaschinen führt die Ausdehnung des Leiterplattenmaterials zur Dehnung der Kupferhülse und als Folge im Extremfall zum Abreißen der Kupferflächen an der Oberfläche der Leiterplatte, dem gefürchteten „Padlifting“ (Abb. 3.6 und 3.7).

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.5:
Thermisch bedingte Ausdehnung von FR4-Material in z-Richtung
und Kupfer im Vergleich.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.6:

Auswirkung zu großer
z-Achsen-Ausdehnung

Abb. 3.7:

Schliffbild eines dadurch
verursachten Pad-Liftings

Im Bereich der Konsumelektronik u.ä. dürften FR3 und CEM1 & 3 die Hauptmarktanteile haben, zumal dort immer noch viele einseitig metallisierte Leiterplatten verwendet werden, die nicht so empfindlich auf die erhöhten Prozesstemperaturen reagieren. Im Bereich der Industrie-, Militärischen oder Luftfahrt-Elektronik werden FR4 sowie je nach Anforderungen sogar die aufwändigeren Materialien eingesetzt. Die Temperaturfestigkeiten der Materialien (Epoxyd-Harz-Typen), gleich ob Tg, TD oder T260 ist nicht allein das Kriterium um zu entscheiden, ob das Material für Lötprozesse bei höherer Temperatur geeignet ist [6.29] – die Glastemperatur wird bei marktüblichen Materialien auf jeden Fall deutlich überschritten. Daher gibt es gefüllte FR4-Materialien, die vor allem eine geringere Wärmeausdehnung in z-Richtung (seknrecht zur Oberfläche) aufweisen.

In der Kfz-Elektronik finden sich je nach Einsatzort sehr verschiedene Materialien. Während z.B. die Elektronik hinter den Armaturen-Instrumenten aus Kostengründen z.T. noch auf Leiterplatten aus CEM1-Material aufgebaut ist, findet sich im Motorraum auch Keramik als Schaltungsträger (hohe Temperaturbelastung z.B. für Motormanagement), z.T. in Verbindung mit besonderen Verbindungstechniken.

3.3. Aufbautechniken

3.3.1. einseitige Leiterplatte – Grundlagen Ätztechnik

Abbildung in dieser Leseprobe nicht enthalten

(Grafik nach ILFA-Unterlagen)

Abb. 3.8: Entstehung einer einseitigen Leiterplatte

Für die folgenden Betrachtungen kann im Grunde (fast) jedes unter 3.2 beschriebene Basismaterialien eingesetzt werden – Einschränkungen beziehen sich allenfalls auf die Prozessfähigkeit der beschriebenen Einzelprozesse.

Die einseitige Leiterplatte entsteht in einem relativ wenig aufwendigen Verfahren aus einem einseitig mit Kupfer(folie) beschichteten Trägermaterial. Die zu erzeugende Struktur liegt meist als Dia-Film (sowohl positiv wie negativ möglich) im Maßstab 1:1 vor und wird im Kontaktverfahren (Film liegt auf dem Fotolack auf) auf die vorbereitete Leiterplatte belichtet. Nach maximal 10 Arbeitsschritten ist die LP fertig gestellt.

Diese einfachste Variante der Leiterplatte findet auch heute noch im Bereich der Konsum-Elektronik viele Anwendungen.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.9: Unterätzung im Herstellungsprozess (Grafik: ILFA-Unterlagen)

Beim Ätzen tritt aber ein grundsätzliches Problem auf: die Flanken der Leiterzüge werden nicht wie bei einem Fräs- oder Laser-Schneidverfahren senkrecht abgetragen. Vielmehr gibt es eine Art „Unterspülung“, d.h. nach der Fertigstellung liegt eine gegenüber dem Layout verringerte Leiterbreite vor. Das muss in verschiedener Hinsicht bedacht werden:

- Der Leiterquerschnitt ist kleiner als geplant [Achtung: Stromdichte, Spannungsabfall].
- Die Leiterbahn sollte immer mindestens 3 mal breiter als die Kupferschicht dick sein („normale Layouts“), bei feinen Strukturen besser mindestens 5...6 mal breiter [Achtung: Ätzgenauigkeit, Stabilität der Struktur].

Abb. 3.10:

Schliffbild geätzte Leiterbahn

(Foto: ILFA)

Abbildung in dieser Leseprobe nicht enthalten

3.3.2. doppelseitige Leiterplatte – galvanisieren und modifizierte Ätztechnik

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.11: Herstellungsprozess einer doppelseitigen Leiterplatte mit Durchkontaktierungen

(Grafik nach ILFA-Unterlagen)

Die doppelseitige Leiterplatte unterscheidet sich in den Herstellungsprozessen doch in einigen Punkten von der einseitigen Leiterplatte. So wird auch hier im Foto-Verfahren die Struktur aufgebracht, aber jetzt negativ. Das bedeutet, dass nach dem Belichten und Entwickeln die später weg zuätzenden Schichten mit Lack abgedeckt werden. Das ist notwendig, um die Durchkontaktierung durchführen zu können. Da dieses in einem galvanischen Verfahren erfolgt, d.h. durch Stromfluss zwischen der Kupferschicht und Elektroden im Galvanik-Bad, dürfen die einzelnen Leiterbahnen noch nicht separiert sein. Mit dem Kupferauftrag wird gleichzeitig die Durchkontaktierung hergestellt und auch die Kupferschicht auf der Leiterplatte verstärkt (typ. 10...25 µm, siehe auch 3.3.3). In extremen Fällen ist auch eine noch weitergehende galvanische Verstärkung möglich.

Danach kann aber nicht mehr so ohne weiteres mit Lack abgedeckt werden und daher kommt hier Zinn als Ätzresist zum Einsatz. Die restlichen Schritte sind dann denen bei der einseitigen Leiter-platte ähnlich.

Einige Prozesse (typ. Die Schritte 2, 3, 7 und 10) müssen je nach vorhandenen Fertigungsanlagen doppelt ausgeführt werden da ja auch zwei Kupferschichten vorhanden sind. Dazu kommt der Prozess der Durchkontaktierung und die Unterscheidung zwischen den durchkontaktierten Löchern (für bedrahtete Bauelemente und auch nur zur Durchverbindung. Die Grafik stellt das in groben Zügen dar. Eine Leiterplatte benötigt also unter Berücksichtigung der teilweisen Verdoppelung insgesamt 18 Fertigungsschritte.

3.3.3. Multilayer

In vielen Fällen komplexer elektronischer Schaltungen reichen die zwei Lagen auf einer doppelseitigen Leiterplatte zur Verdrahtung der Funktionen nicht mehr aus. Hier beginnt das Einsatz-Gebiet der Multilayer-Leiterplatten. Bei diesen werden in einer Art Sandwich eine mehr oder weniger große Anzahl von Leitungs- und Isolationsschichten im wahrsten Sinne des Wortes „miteinander verbacken“. Während für normale Elektronikplatten mit ca. 1,5 mm Dicke 4 bis 12-lagige Typen gebaut werden, gibt es für besondere Fälle Leiterplatten mit > 50 Lagen und mehreren cm Dicke – Leiterplatten die in jeder Hinsicht extreme Ansprüche stellen und auch sehr teuer sind. Als Materialien sind vornehmlich FR4 und FR5 und bei höheren Anforderungen BT- und CE-Systeme im Einsatz. Am abgebildeten Beispiel soll die einfachste Art einen 6-Lagen-Multilayer aufzubauen erläutert werden:

Abb. 3.12:

Prinzip-Aufbau eines
Multilayers

Abbildung in dieser Leseprobe nicht enthalten

Zunächst werden zwei doppellagige Leiterplatten (aus sogen. Laminaten bzw. Cores) hergestellt, was in der einfacheren Form wie bei der einseitigen Leiterplatte beschrieben wurde geschehen kann. Anschließend erfolgt eine Schichtung (von unten nach oben) von

- einer Kupfer-Folie (1)
- min. 2 so genannten Prepregs (2) (Erläuterung siehe unten)
- einer der doppelseitigen Leiterplatten (3)
- min. 2 weiteren Prepregs (4)
- der zweiten doppelseitigen Leiterplatte (5)
- min. 2 weiteren Prepregs (6)
- der oberen Kupfer-Folie (7)

Die schon strukturierten inneren Lagen werden genau zueinander justiert (je nach Anforderung mechanisch/optisch oder mittels Röntgen) und fixiert. Das ganze Paket kommt dann zwischen zwei polierten Stahlplatten liegend in eine beheizbare Presse. Dann wird das Ganze bei hoher Temperatur (typ. 180 – 200°C) und hohem Druck (ca. 200 N/cm², ca. 1,5 – 2 h, lt. Isola-Angaben) verpresst. Dabei schmelzen die Harzanteile und fließen zwischen den einzelnen Schichten, wodurch nach dem Erkalten ein fester Verbund entsteht. Die Prepregs sind ganz einfach Laminate ohne Kupferbeschichtung. Die weitere Verarbeitung nach dem Verpressen entspricht dem für die doppelseitige Leiterplatte dargestellten. Das Nachzählen der Prozessschritte ergibt incl. Des Verpressens ergibt 33 Einzelvorgänge.

Bei der Definition der zu verwendenden Material-Dicken geht man i.d.R. von der vorgegebenen Enddicke der fertigen Leiterplatte aus und sucht dann eine geeignete Kombination von Prepregs und Laminaten. Die Hersteller haben meist Standard-Kombinationen für 1,5 mm und 2 mm dicke Leiterplatten, um bei der Vielzahl der auf dem Markt befindlichen Materialdicken nur eine begrenzte Auswahl auf Lager haben zu müssen.

Eine grundlegende Regel beim Aufbau von Multilayern gilt es zu beachten:

Die Schichtung muss symmetrisch zu der in der obigen Skizze gestrichelt gezeichneten Mittellinie sein. Das bedeutet, dass sowohl die Dicken der entsprechenden Lagen gleich sein müssen wie auch die Verteilung des Kupfers auf den symmetrisch liegenden Lagen möglichst gleich sein sollte. Das gilt sowohl für die dargestellte einfache Konstruktion wie auch für jeden komplexere Multilayeraufbau.

Kritisch sind die so genannten Power-Planes: nahezu vollständig ausgeführte Kupferflächen in denen sich allenfalls Durchbrüche für die Durchkontaktierungen befinden.

Wird gegen diese Regel verstoßen, dann besteht das hohe Risiko dass sich die Leiterplatte bei der Erwärmung beim Löten aufgrund des unterschiedlichen Verhaltens von Kupfer und Leiterplattenmaterial wölbt.

Tab. 3.4: einige marktübliche Dicken und Typen von Laminaten, Prepregs und Kupferfolien

Abbildung in dieser Leseprobe nicht enthalten

Noch ein Hinweis zur Kupferschicht-Di />

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.13:

Multilayer mit verschiedenen Durchkontaktierungstypen

Abb. 3.14:

Sackloch – Schliffbild
(Foto: ILFA)

Werden viele Durchkontaktierungen gebraucht und diese als Durchgangsbohrungen ausgeführt, dann erzwingen diese jeweils eine Kupferfläche auf den Außenlagen – die Außenlagen werden „mit Augen zugestopft“. Besonders ärgerlich ist es dann, wenn nur zwei (innere) nebeneinander liegende Ebenen kontaktiert werden müssen. Abhilfe schaffen „Sacklöcher“ oder „Blind Vias“ und „vergrabene Durchkontaktierungen“ oder „Buried Vias“. Aus der nebenstehenden Skizze geht aber schnell hervor, dass die „Buried Vias“ es erzwingen, dass die „inneren doppelseitigen Leiterplatten“ (vgl. 3.3.3.) den kompletten Galvanisierungsprozess (vgl. 3.3.2.) durchlaufen müssen, ein erheblicher Mehraufwand (Kosten !) gegenüber dem „einfachen Multilayer“. Die Sacklöcher weisen mehrere Problematiken auf:

a) Das Verhältnis von Bohrtiefe zu Bohrdurchmesser sollte möglichst nicht größer als 1 sein.
b) Die Bohrgenauigkeitsanforderung liegt bei rund +/- 20 µm.

Bei zu tiefen Bohrungen (a) gibt es Probleme mit der Badführung in der Galvanik und dadurch Schwierigkeiten beim ankontaktieren. Punkt b) resultiert aus den Forderungen dass die letzte zu kontaktierende Bohrung noch durchbohrt werden muss, die nächste Lage aber nicht mehr angebohrt werden darf. Je nach Konstruktion und technologischen Möglichkeiten werden daher heute LASER-„Bohrmaschinen“ eingesetzt. Sacklöcher durch mehrere Lagen sind aber immer ein Qualitätsrisiko. Die Möglichkeit, deutlich genauer und mit wesentlich kleinerem Durchmesser zu Bohren, führt die fototechnische Belichtung an ihre Grenzen. Inzwischen gibt es die Möglichkeit, mit dem Laser direkt zu belichten oder auch direkt zu strukturieren.

Abb. 3.15: laserstrukturierte LP è

Leiterbreite = Leiterabstand = 50 µm (Foto: Inboard)

Abbildung in dieser Leseprobe nicht enthalten

3.3.4.2. Sequentiell aufgebaute Multilayer (SBU), ultradünne Multilayer (UTM) und LASER-Strukturierung

Abbildung in dieser Leseprobe nicht enthalten

Man kann manche der zuvor beschriebenen Probleme umge-hen, wenn man einen schicht-weisen Aufbau mit abwechseln-der Laminierung und Bohren / Galvanisierung benutzt:. Das ergibt einen sequentiell aufgebauten Multilayer oder SBU. Besonders interessant wird die Kombination aus einem stabilen FR4-Laminat als Kern und Prepregs, die in flüssiger Form aufgebracht und dann ausgehärtet werden. Dieses Material kann man auch mit dem LASER bohren und nicht nur sehr kleine Löcher realisieren (siehe dazu auch 3.4). Werden beim Bau (solcher) Leiterplatten Prepregs mit Dicken bis maximal 50 µm eingesetzt bzw. entsprechend dünne Isolationsschichten erzeugt, so spricht man auch von ultradünnen Multilayern (UTM).

- Abb. 3.16:

Standardablauf für die Produktion eines 6-Lagen-(SBU)-Multilayers mit „Blind Vias“ und „Buried Vias“

(Grafik: ILFA)

Abb. 3.17 è

UTM Schliffbild
(Foto: DDI)

Abbildung in dieser Leseprobe nicht enthalten

3.3.4.3. Multilayer mit integrierten Wärmeableitschichten

Schnellere Prozessoren, optoelektronische Sender usw. produzieren immer mehr Wärme auf den Leiterplattenbaugruppen. Aus fertigungstechnischen und daher auch Kostengründen kann und will man diskrete Kühlkörper nicht einbauen. Als Alternative wurden massivere Metallschichten in die Mitte der Leiterplatte (siehe Symmetrieforderung in 3.3.3.) hineinkonstruiert, die als Wärmeleiter zu Kühlelementen an den Rändern dienen („Metal-Core“). Alternativ gibt es ähnliche Konstruktionen, bei denen in diese massiveren Innenlagen Kanäle eingearbeitet sind, in denen eine Kühlflüssigkeit zirkulieren kann (siehe Skizze)

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.18: Multilayer mit Wärmeleitschichten (Grafik: ILFA)

3.3.5. sonstige Leiterplatten(-Sonder)bauformen

Hier sollen der Vollständigkeit halber noch ein paar Bauformen erwähnt werden ohne aber besonders darauf einzugehen.

Die so genannten Backpanel oder Rückwandverdrahtungen sind eigentlich weitgehend normale Multilayer aber in besonders stabiler weil dicker Ausführung (Gesamtdicke typ. 3 mm oder mehr). Je nach Anforderungen ist auch die Anzahl der Leiterebenen deutlich höher als 10. Derartige Platten werden nur von wenigen spezialisierten Herstellern hergestellt. Aufgrund der großen thermischen Masse sind diese Leiterplatten auch für Lötverfahren schlecht geeignet und so ist dort eines der Haupteinsatzgebiete der Einpresstechnik (siehe Kap. 6.).

Flexe sind Leiterplatten bei denen keine starre Materialien sondern flexible Polyimid-Folien als Träger eingesetzt werden. Es gibt auch die Variante Starr-Flex (Abb. 3.19), wobei z.B. in den mittleren Lagen die schon erwähnten Polyimid-Folien zum Einsatz kommen und außen z.B. FR4. Diese decken aber nur einen Teil der Leiterplatte ab, so dass diese starren Teile beweglich gegeneinander aber dennoch verbunden sind. Ein teurer Leiterplattenaufbau ersetzt hier Kabelverbindungen.

Mit dem Begriff Nutzen werden zwei verschiedene Anwendungen verknüpft. Ein Produktionsnutzen entsteht, wenn der Hersteller mehrere einzelne Leiterplatten auf einem Materialzuschnitt – diese haben standardisierte Größen bzw. sind an die Größe der vorhandenen Presse angepasst – unterbringt um so seinen Produktionsprozess günstiger zu gestalten. Vor der

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.19:

vierlagige starr-flexible Leiterplatte mit zwei flexiblen Lagen

(Grafik nach Andus-Unterlagen)

Auslieferung an den Kunden erfolgt die Separation der Leiterplatten, so dass dieser den Nutzen gar nicht wahrnimmt. Der Liefernutzen entsteht im Auftrag und meist auch nach Vorgabe des Kunden, wenn dieser z.B. bei sehr kleinen Leiterplatten mehrere zusammenhängend braucht um diese maschinell bestücken und löten zu können. Nutzen sind für (fast) alle Leiterplattenaufbauten möglich.

Abb. 3.20: è elektrooptisches Backpanel

Abbildung in dieser Leseprobe nicht enthalten

Eine ganz neue Technik stellen die elektrooptischen Backpanel dar. Auf Leiterplattenmaterial bzw. einer in einem der schon beschriebenen Verfahren hergestellten Leiterplatte wird eine lichtleitfähige Schicht aufgebracht und fototechnisch belichtet, entwickelt und so polymere Lichtleiter erzeugt (Patent Fa. DaimlerChrysler). Eine weitere Schicht deckt den optischen Bereich ab. Die Leiterplatte wird mit Miniaturspiegeln zum Ein- und Auskoppeln sowie normalen elektrischen Komponentenbestückt. Steckverbinder für die simultane Übertragung der optischen und elektrischen Signale sind in Entwicklung (Fa. ERNI).

MIDs (M olded I nterconnect D evices) stellen im Grunde eine Sonderform der Leiterplatte dar. Das sind mit leitendem Material beschichtete Gehäuseteile u.ä., die dann dreidimensionale Leiterbahnstrukturen aufweisen und die mit normalen Bauteilen bestückt werden. Das größte Problem sind die notwendigen Prozesstemperaturen für die Verbindungstechnik und die gleichzeitige Temperaturempfindlichkeit der Gehäusematerialien. Diese Techniken finden bisher nur wenige Anwendungen.

3.4. mechanische Bearbeitung: Stanzen, Bohren, Fräsen und Ritzen

Unter den Oberbegriff der mechanischen Bearbeitung der Leiterplatte fallen sowohl das Erstellen der Ausbrüche (von der Bohrung bis zum beliebig geformten größeren Loch) als auch der endgültige Zuschnitt der Platte. Hier gibt es zwei hauptsächlich beschrittene Wege:

- stanzen der Löcher, Ausbrüche und Kontur
- bohren der Löcher, fräsen größerer Ausbrüche und der Kontur

Das Stanzen kommt fast ausschließlich für einseitige Leiterplatten mit relativ groben Strukturen in Frage. Hierbei werden je nach Randbedingungen die nötigen Stanzungen in einem oder aufgeteilt in zwei Arbeitsschritte durchgeführt. Gestanzt wird ‚in das Kupfer hinein’. Als Leiterplatten-Material kommen hauptsächlich FR2/3 und CEM1 zur Anwendung, da die höherwertigen Materialien mit ihren Verstärkungen auf Glas-Basis das Stanzwerkzeug zu schnell verschleißen lassen würden. Der Vorteil des Stanzens liegt darin, dass innerhalb kürzester Zeit alle Bohrungen, Ausbrüche sowie der Zuschnitt erfolgen können. Der Nachteil ist, dass ein aufwändiges und teures Stanzwerkzeug (mehrere 1.000 €) benötigt wird, was eine hohe Stückzahl voraussetzt.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.21:

Bohrer für die Leiterplattenbearbeitung

(Foto: Hawera)

Bei aufwändigeren Leiterplatten aus höherwertigen Materialien, Multilayern usw. kommt dagegen nur die Kombination aus bohren und fräsen zur Anwendung.

Beim Bohren unterscheidet man zwei Bohrungstypen: durchmetallisierte (DK) und nicht durchmetallisierte Bohrungen (NDK). Der wohl größte Teil der Bohrungen wird heute noch in klassischer Art und Weise mittels mechanischem Bohren erzeugt. Ohne besonderen Aufwand werden Löcher mit Durchmessern ab 0,6 mm realisiert, bei 0,3..0,4 mm Durchmessern wird in der Regel nicht mehr im Paket sondern einzeln gebohrt: der Aufwand steigt. Wie Abb. 3.21 zeigt, sind mechanisch aber deutlich geringere Abmessungen möglich – aber sehr aufwändig, d.h. teuer.

Löcher werden größer gebohrt als es das Endmaß vorgibt um die nachfolgenden Prozesse und Materialeigenschaften auszugleichen:

Abbildung in dieser Leseprobe nicht enthalten

Sehr große Löcher, je nach Hersteller ab einigen mm Durchmesser, werden nicht mehr gebohrt sondern gefräst. Probleme gibt es beim tiefenkontrollierten Bohren: für Sacklöcher wird eine Genauigkeit von +/- 0,02 mm verlangt. Das Bohren an sich ist nicht unproblematisch und die Freiheit in der Konstruktion ist eingeschränkt (Dicke der Isolierschichten): insgesamt verteuern Sacklöcher eine Leiterplatte.

Deutlich feinere Löcher können mittels LASER gebohrt werden: Laser haben den großen Vorteil, dass bedingt durch die verschiedenen Wellenlängen damit materialselektiv gebohrt werden kann. Mit einem LASER-Typ wird die Kupfer-Schicht durchlöchert, mit einem anderen das darunter liegende Isoliermaterial bis auf die nächste Kupferschicht – aber nur bis auf die Schicht, nicht aber hinein. Das Tiefenproblem ist genial einfach gelöst.

Abbildung in dieser Leseprobe nicht enthalten

Das Trennen von Leiterplattennutzen erfolgt je nach Material durch sägen, fräsen oder auch bohren/brechen. Bei letzterem werden Nuten zwischen den Leiterplatten durchgefräst und nur schmale Stege als Stützen stehen gelassen. Diese können zusätzlich mit kleinen Bohrungen perforiert und damit für das Abbrechen vorbereitet werden (siehe Kap. 10).

Um Nutzen trennen zu können werden auch V-förmige Kerben eingefräst. An dieser Stelle können die Leiterplatten auseinander gebrochen werden. Das Auseinanderbrechen ist allerdings bei bestückten Leiterplatten je nach aufgebrachten Bauteilen und deren Position kritisch, da beim Brechen oder Trennen mittels rotierendem Messer Biegekräfte auftreten, die zu Schäden an Bauteilen aus sprödem Material (Keramik) führen können.

3.5. Lackschichten

Lötstopplacke sind in zwei verschiedenen Formen auf dem Markt: als Folie und als Lack. Bei letzterem gibt es verschiedene sich in der chemischen Zusammensetzung und in den physikalischen Eigenschaften des fertigen Schutzfilmes unterscheidende Produkte. Hier soll nur eine grobe Übersicht über die Anwendung erfolgen:

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.23 :

Prinzipdarstellung: Lackgießanlage

Die Transportgeschwindigkeit bestimmt die Dicke der Lackschicht.

Die Lackschicht soll verschiedene Aufgaben erfüllen:

¨ Isolation der Bauteile gegen die Leiterbahnen

¨ gezielte Belotung

¨ Erhöhung der Spannungsfestigkeit von Leiterzügen gegeneinander

¨ mechanischer Schutz der Leiterzüge gegen Beschädigungen

Probleme mit Lötstopplack:

¨ Nicht jeder Lack verträgt sich mit jeder metallischen Oberfläche (insbesondere chem. Ni / chem. Au, siehe 3.6.)

¨ Folien schließen an den Stellen, wo eine Leiterbahn die Lackschichtabdeckung verlässt, nicht dicht ab, d.h. hier können bei chemischen Oberflächenbeschichtungen Galvanik-Flüssigkeiten in die Kapillaren eintreten.

¨ Manche Lacke erleichtern die Haftung von Lotkugeln.

¨ Beim Auftrag flüssigen Lacks ist die Schichtdicke an den oberen Kanten von abgedeckten Leiterzügen durch das Verlaufen des Lackes deutlich geringer als auf der freien Fläche, d.h. für erhöhte Anforderungen (z.B. Spannungen oberhalb von 50 V) muss zweimal lackiert werden.

3.6. metallische Oberflächen bzw. Oberflächenschutz

Nach dem Strukturieren und (bei den meisten Leiterplatten) Lackieren der äußeren Leiterschichten sind große Teile der Kupfer-Leiter innerhalb der Leiterplattenschichten oder unter einer Lackschicht geschützt. Da Kupfer zwar ein relativ edles Metall ist, aber an der freien Luft dennoch recht schnell oxidiert, müssen die für die weitere Bearbeitung verfügbaren Teile mittels einer Oberflächenschutzschicht hinreichend lange geschützt werden. Am weitesten verbreitet sind metallische Schutzschichten, insbesondere für Konsumer-Produkte kommen zunehmend auch organische Schutzschichten in Betracht. Tab. 3.5 zeigt eine Übersicht über verbreitete Verfahren und die Eckdaten der Eigenschaften (die Angaben schwanken je nach Anbieter z.T. erheblich) und Anwendungsgebiete.

HAL dürfte (immer noch) den größten Marktanteil haben, wobei zunehmend die chemischen Metall-Oberflächen insbesondere bei hochwertigen Leiterplatten verwendet werden. Bei den Kosten liegen OSP und HAL etwas günstiger als chem. Sn bzw. chem. Ni/chem. Au. Hier zeigt sich aber exemplarisch, dass das Thema Leiterplatte recht komplex ist. Bei Leiterplatten mit Fine-Pitch-Bauteilen (0,5 oder gar 0,4 mm) ist bei HAL mit einer höheren Fehlerrate zu rechnen, d.h. wenn man die Fehlerkorrektur gegen die etwas höheren Leiterplattenkosten aufrechnet, dann kann die teurere Oberfläche dennoch die insgesamt günstigere Lösung sein. Um die Kosten gering zu halten und dennoch auf einer glatten Oberfläche arbeiten zu können, werden viele Baugruppen z.B. für PC-Anwendungen auf Leiterplatten mit OSP aufgebaut, zumal der größte Teil nur einseitig bestückt ist und somit der Zerfall der Schicht beim Löten kein Problem darstellt.

Tab. 3.5: Oberflächensysteme zum Schutz der Lötpads

Abbildung in dieser Leseprobe nicht enthalten

Anmerkungen:

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.24:

ungleichmäßiger Lotauftrag beim HAL in der Aufsicht

Abb. 3.25:

ungleichmäßiger Lotauftrag bei HAL im Schnitt (helle Flächen auf dem Pad & in der Bohrung)

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.26:

gleichmäßiger Auftrag bei chem. Ni/chem. Au: die helle Fläche ist das Nickel, die dünne Gold-Schicht ist nicht erkennbar

(Fotos Abb. 3.24 – 3.26: ILFA)

3.7. Qualitätsaspekte und Leiterplatten-Fehler

Bei der Herstellung von Leiterplatten bzw. bei den fertigen Produkten treten immer wieder Fehler auf. Hier sollen einige der häufigeren Typen, die vornehmlich auf produktionstechnische Ursachen zurückzuführen sind, dargestellt werden.

3.7.1. Lagenversatz

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.27: Versatz

Bei der Konstruktion von Leiterplatten entstehen mehrere Ebenen (Cu-Lagen, Lackschichten, Bohrlochfelder), die in den Fertigungsprozessen möglichst genau zur Deckung gebracht werden müssen, während die Oberflächen (vgl. 3.6.) selbstjustierend sind. Das bei den früheren in Klebetechnik erzeugten Layouts bisweilen auftretende (partielle) Verziehen der Ebenen ist heute bei der Verwendung von numerischen Daten kein Thema mehr. Bei der Herstellung von Leiterplatten kann man heute von einem Versatz einer der Ebenen gegenüber der Referenzebene von maximal 50µm ausgehen, ohne dass allerdings die Richtung der Ablage be-

stimmt ist. Abb. 3.29 verdeutlicht die Konsequenz daraus.

Durch den Versatz der beiden Pads ge-genüber dem Referenzpunkt jeweils in entgegengesetzte Richtung um 50 µm sowie Versatz der Bohrung ebenfalls um 50 µm reduziert sich die Restringbreite an der schmalsten Stelle auf 100 µm (statt nominal 200 µm), ohne dass zusätzliche Fehler wie Unterätzung oder Verlaufen des Bohrers (s. unten) schon berücksichtigt sind. Kritisch kann so etwas werden, wenn die Bohrung in Richtung der Leitungsanbindung versetzt ist und dabei im Extremfall die Verbindung Leiterbahn-Bohrung nur noch auf die Breite der Leiterbahn beschränkt ist. Starker Versatz der Lackmaske kann dazu führen, dass eine Bohrung z.B. für ein bedrahtetes Bauteil unbrauchbar wird.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.28: Versatz Lack gegen Pad

(Foto: IPC)

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.29: Auswirkung von Bohrversatz

(Grafik: IPC)

3.7.2. Bohrprobleme

Abbildung in dieser Leseprobe nicht enthalten

Beim Bohren insbesondere mit sehr dünnen Bohrern kommt es im geringen Maß zum Verlaufen der Bohrung (in der Grafik übertrieben dargestellt). Die Ursache dafür ist:: ein Bohrer trifft mitten im relativ weichen Harzbereich seitlich auf eine recht harte Glasfaser und wird dabei abgelenkt. Die Folge davon ist ein zusätzlicher Versatz der Bohrung im unteren Pad – wie prinzipiell dargestellt.

Abb. 3.30:

Verlaufen des Bohrers beim Auftreffen auf die harte Glasfaser

3.7.3. Kontaktabriss

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.31:

Abriss der Ankontak-tierung an der Hülse einer Durchkontak-tierung

(Foto: IPC)

Fehler im Produktionsprozess können zu Abrissen der Ankontaktierung insbesondere bei inneren Lagen führen. Partielle Abrisse nur auf Teilen des Umfangs sind wohl häufiger –überlagert sich aber ein Bohrversatzproblem wie in 3.7.1 dargestellt, so kann das zum Ausfall der Leiterplatte führen. Derartige Fehler in latenter Form können durch Wärmeeinwirkung „zum Ausbruch gebracht“ werden.

3.7.4. Orangenhaut

Abbildung in dieser Leseprobe nicht enthalten

Die „Orangenhaut“ ist ebenfalls ein Fehler im Produktionsprozess:

Der Auftrag der Lackschicht erfolgt erst nach dem HAL-Prozess. Wird eine solche Leiterplatte gelötet, dann schmilzt die Lotschicht unter dem Lack auf und „schlägt Wellen“. Das sieht nicht nur hässlich aus, sondern auf dieser Schicht haftet der Lack nicht oder sehr schlecht und es kann zum Abblättern kommen.

Abb.3.32: è

Orangenhaut

3.7.5. Delaminierung

Abb. 3.33 und 3.34 zeigen einen gravierenden Leiterplattenfehler: einen delaminierten 4-Lagen-Multilayer. Bei der Delamination lösen sich die miteinander beim Verpressen verbundenen Schichten von einander. Dieses kann verschiedenste Ursachen im Bereich der Leiterplattenfertigung haben. Möglich ist auch eine unzulässig hohe Feuchtigkeitsaufnahme und Löten einer solchen Leiterplatte ohne vorherige Trocknung oder eine insgesamt unzulässig hohe thermische Belastung.

Delaminierte Leiterplatten sind irreparabel. Den Grund liefern eindrücklich die beiden Bilder:

Abb. 3.33

Abbildung in dieser Leseprobe nicht enthalten

Abb. 3.34

Abbildung in dieser Leseprobe nicht enthalten

Das erste Foto zeigt eine Leiterplatte nach einem Durchlauf durch den Reflow-Ofen (Standard-Profil). Nach dem Fotografieren wurde die gleiche Platte dem Prozess ein zweites Mal unterworfen. Wie leicht erkennbar ist (unteres Foto) haben sich beide Schadstellen stark ausgeweitet und eine dritte ist entstanden.

3.7.6. Entnetzung

Entnetzung tritt in Verbindung mit HAL als metallischer Oberfläche auf. Die Pads der LP sind zwar verzinnt, erscheinen aber meist sehr matt. Auffällig ist auch, dass in aller Regel die Beschichtung für HAL extrem glatt erscheint. Dieses rührt daher, dass sich eine sehr dünne (typ. < 1µm) intermetallische Schicht aus Kupfer und Zinn bildet, die aber anders geartet ist als jene die sich üblicherweise beim Verzinnen bildet (vgl. Kap. 6.). Diese schädliche Schicht nimmt kein Lot mehr an und im Extremfall perlt das Lot sogar auf der verzinnten Oberfläche ab. Entnetzung kann sowohl partiell auf der Leiterplatte wie sogar auch partiell auf Pads auftreten – dann sind meist die Randbezirke betroffen.

Eine mögliche Ursache dieses Fehlers liegt bei Problemen in der Prozessführung (meist zu große Wärmeeinwirkung) aber auch Verunreinigungen im Lot werden als Ursachen genannt. Verunreinigungen der Oberflächen erzeugt ähnliche Fehlerbilder. Reparatur ist bedingt durch Behandlung mit aggressiven Chemikalien (Flux) oder mechanischem Abtragen der schädlichen Schicht möglich.

Abb. 3.35: è

Lotanfluss am Bauteil gut, am Pad schlecht

Abbildung in dieser Leseprobe nicht enthalten

Abbildung in dieser Leseprobe nicht enthalten

çAbb. 3.36:

aufgeschmolzenes Lot hat sich zum „Berg“
zusammengezogen

Abb. 3.37: è

Lotanfluss am Bauteil gut, am vorderen freien Pad sehr mäßiger Verlauf und am hinteren Pad regelrecht „abgeperlt“.

Abbildung in dieser Leseprobe nicht enthalten

3.8. Kostenaspekte

Die Kosten für eine Leiterplatte teilen sich zunächst grob in zwei Kategorien auf wie auch schon im 2. Kapitel dargestellt: die stückzahlunabhängigen Kosten für die Arbeitsvorbereitung und die stückzahlabhängigen Kosten für Material und Arbeitslohn im Fertigungsbereich.

Je mehr Lagen „spendiert werden“ um so stärker steigt der Kostenanteil Arbeitsvorbereitung. Zusätzliche Kostensteigerungen an dieser Stelle bringen Features wie Sacklöcher, SBU usw. Die Beispiele (einfacher Vergleich zwischen doppelseitiger LP und 6-Lagen-Standard-Multilayer) haben auch gezeigt, dass zusätzliche Lagen auch zusätzliche Arbeitsschritte in der Fertigung ausmachen. Nicht alle Schritte sind aber gleich aufwändig: es gibt parallele Prozesse bei denen eine ganze Platte gleichzeitig bearbeitet wird (z.B. belichten, entwickeln, ätzen, galvanisieren) und serielle Prozesse (bohren, fräsen) – letztere sind vom Ansatz her teurer weil sie länger die entsprechende Fertigungseinrichtung blockieren.

Da die Vielzahl möglicher Aufgabenstellungen und Realisationen kein Patentrezept zulässt, kann man aus dieser Zwickmühle heraus nur zwei allgemeine Forderung formulieren:

- So viel Lagen / so viel komplexe Technik wie von der Anforderung her unverzichtbar ist einbauen.
- Mehr Aufwand bei der Herstellung einer Leiterplatte muss durch Einsparungen an vorlaufender Stelle (Konstruktion) oder folgender Stelle (Bestückung, Prüfung) mindestens ausgeglichen werden.

Da die Leiterplattentechnik inzwischen viele verschiedene Möglichkeiten bietet, die zum einen nicht von jedem Hersteller angeboten werden kann, und zum anderen auch in ihren Alternativen und Konsequenzen vom Fachmann nur noch schwer zu überblicken sind, lohnt es sich bei auch nur etwas komplexeren Platten den Hersteller bei der Definitionsphase mit zu Rate zu ziehen, um die insgesamt kostengünstigste Lösung im Sinne des gesamten Systems zu ermitteln. Nur wenn die Auflistung in 2.2. den geringsten Betrag aufweist (natürlich bei Erfüllung aller geforderten Systemeigenschaften), ist das Ziel eines kostenbewussten Engineerings erfüllt.

4. elektronische Bauteile

4.1. Begriffsbestimmung

Anders als bei Themen wie „Schaltungsentwurf“ oder „ASIC-Design“ o.ä. interessieren mit Hinblick auf das Generalthema zwei Aspekte der Bauteile:

- das Aussehen (Material, Abmessungen) des Gehäuses an sich
- das Bauteil-Leiterplatte-Interface, kurz Art und Aussehen der Anschlüsse

Aber zunächst einmal soll die Frage erörtert werden:

„Was ist ein Bauteil im Sinne unseres Themas ?“

Zu den Bauteilen zählen sicherlich die altbekannten passiven (Widerstand, Spule, Kondensator) sowie die Halbleiterbausteine jedweder Art. Dazu kommen mit gleicher Bedeutung die an sich bekannten elektromechanischen Bauteile (Schalter, Stecker usw.), aber auch solche Nebensächlichkeiten wie Drahtbrücken, Anschlussdrähte, Lötösen usw. gehören dazu. Letztere werden beim Entwerfen einer Schaltung normalerweise „übersehen“. Darüber hinaus dürfen aber auch Komponenten wie Kühlkörper, Befestigungsmittel (Schrauben, Clipse, Nieten,...) usw. nicht vergessen werden. Warum aber sind selbst Drähte und Lötösen oder gar reine Mechanik-Teile Bauteile im Sinne des Layouts ?

Die Begründung dafür ergibt sich ganz logisch daraus, dass jedes der oben aufgeführten Bauteile einen gewissen Platz auf der Leiterplatte einnimmt, den es mit keiner anderen Komponente teilen kann. In den folgenden beiden Abschnitten sollen die elektrischen Bauteile genauer definiert werden, da auf dieser Basis später Bibliothekselemente für das Layout erstellt werden müssen.

4.2. bedrahtete Bauteile

Bedrahtete Bauteile („leaded components“, als Technik „THT“ = „through hole technique“ bezeichnet) gibt es schon seit Jahrzehnten. In der Bestücktechnik wird zwischen axial bedrahteten, radial bedrahteten Bauteilen sowie nicht weiter definierbaren anderen Bauformen unterschieden.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.1: axial bedrahtete Bauteile

(meist müssen die Anschluss-Drähte abgebogen werden)

Abbildung in dieser Leseprobe nicht enthalten Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.2: radial bedrahtete Bauteile

Wesentliche Merkmale für das Layout sind die Abmessungen des Gehäuses, die Positionen der Anschlussdrähte (Pins) und deren Durchmesser.

Obwohl die Anzahl der verwendeten bedrahteten Bauteile inzwischen stark rückläufig ist, sind noch auf längere Sicht größere Kondensatoren und Induktivitäten/Transformatoren sowie Leistungsbauteile in bedrahteter Technik unverzichtbar. Dazu kommen auch noch eine Reihe elektromechanischer Komponenten.

Abbildung in dieser Leseprobe nicht enthalten Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.3:

PGA (pin grid array): eine spezielle und sehr teure Gehäusebauform (Kosten des leeren Gehäuses je nach Größe etwa 30...70 Euro) für große und kühlungsbedürftige Prozessoren

Insbesondere in Fernost gibt es immer noch einen großen Markt für bedrahtete Bauteile jeder Art, da in den Billiglohnländern die Handarbeit gegenüber der maschinellen Verarbeitung von SMDs im Vorteil ist.

4.3. SMDs (“Surface Mounted Devices”) bzw. OMBs („oberflächenmontierte Bauteile“)

SMDs werden in einer Reihe verschiedener Gehäuse angeboten, wobei die Zahl der Anschlüsse von 2 bis zu vielen hundert reicht. Da nicht jedes Gehäuse für jede Verbindungstechnik geeignet ist und die Verschiedenheiten der Geometrien erheblichen Einfluss auf das Layout haben, werden die einzelnen Bauformen nun etwas genauer betrachtet:

Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.4: Anschlussformen von SMDs (Grafik nach Alcatel-Unterlagen)

Während der keilförmige und I-Anschluss nahezu keine Bedeutung haben, finden die anderen Bauformen z.T. weit verbreitete Anwendungen:

Tab. 4.1: Anschlussformen und ihre Anwendungen

Abbildung in dieser Leseprobe nicht enthalten

4.3.1. Chips in Bauform „MA“

Abbildung in dieser Leseprobe nicht enthalten

Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.5:

Aufbau eines Keramik-Chipkondensators- (Grafiken: Vitramon/Vishay)

Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.6:

Aufbau eines Widerstandchips

(Grafik nach Unterlagen von BC-Components)

Typische Vertreter sind Widerstands- und Keramik-Kondensator-Chips. Die Abmessungen und die Bezeichnungen nach EIA-Norm (basierend auf Abmessungen in Inch) sind in der Tabelle aufgeführt. Widerstands-Chips fehlt meist die Anschlussmetallisierung an den Längsseiten und die Metallisierung an der Oberseite ist oft nicht über die volle Breite ausgebildet. Das ist aber für Layout- und Fertigungsbelange von untergeordneter Bedeutung.

Abbildung in dieser Leseprobe nicht enthalten

Abb. 4.7: Chip-Bau größen 01005 bis 0603 (Siemens)

Tab. 4.2: Chip-Abmessungen (Orientierungswerte, kleinere Abweichungen je nach Hersteller):

Abbildung in dieser Leseprobe nicht enthalten

4.3.2. Chips in Bauform „AB“

Ein erheblicher Teil der Bauteile in Bauform „AB“ sind Tantal-Chip-Kondensatoren, deren prinzipieller Aufbau Abb. 4.8 zeigt. Die Gehäuse dieser Art sind ebenfalls nach EIA-Norm benannt (allerdings auf metrischen Maßen basierend). Die mit #) gekennzeichneten Abmessungen sind nach MIL-C-55365/8 spezifiziert.

[...]

Details

Seiten
186
Jahr
2009
ISBN (eBook)
9783640277094
ISBN (Buch)
9783640277797
Dateigröße
21.7 MB
Sprache
Deutsch
Katalognummer
v122962
Institution / Hochschule
Hochschule Pforzheim
Note
Schlagworte
Grundlagen Leiterplatten-Baugruppen-Entwicklung Fertigung Vorlesung

Autor

Teilen

Zurück

Titel: Grundlagen der Leiterplatten-Baugruppen-Entwicklung und Fertigung